Scan Chain Repair
功能性ECO任务的成功对 ASIC 设计项目至关重要，而 DFT（Design‑for‑Test）改动是实现成功的关键因素。由于扫描链逻辑在设计过程中是自动生成的，设计人员往往需要投入大量精力对扫描链进行修改，以避免 DFT 覆盖率的下降。
基于设计人员提供的更新后逻辑网表和 DFT 设计规则，EasylogicECO 能自动调整扫描链以适配逻辑的变更，同时保留其他大部分区域的电路特性。
挑战
和Scan Chain Repair任务有关的挑战
业务挑战
测试覆盖率是众多应用领域的关键需求。当功能 ECO 任务在设计中新增或删除寄存器时，必须相应更新关联的扫描链和测试向量，以确保满足所需的测试覆盖率。
技术挑战
在 ASIC 设计流程中，扫描链逻辑由 DFT 工具自动生成。但在 ECO 任务团队中，设计师常需手动对应功能补丁逻辑与原始扫描链网表的改动。同时，还必须确保扫描链的修改遵循所有 DFT 规则，以保持 DFT 覆盖率和测试效率。
成功关键
ECO成功的关键在于在实现最短交付周期的同时，尽可能最小化门级数量和时序的改动。
解决方案
奇捷科技ECO解决方案的优势
自动化扫描链修复
系统自动更新 ECO 网表对应的扫描链，并确保满足各类 DFT 约束，从而显著缩短 ECO 周转时间。
基于物理信息的高级逻辑优化算法，该算法利用现有网表及备用单元提供的物理信息，进行感知布局的逻辑优化，能够实现最小路径时延。
即插即用，与现有设计流程无缝集成
通过流程接口功能，可支持在第三方ECO工具生成的网表上进行扫描链修复。。该接口采用标准数据格式和 TCL 命令，显著降低了在设计流程中的集成门槛。
易于使用且可达成最佳扫描链实现效果
EasylogicECO 易于使用，基于模板的批量模式执行能够全程引导用户完成扫描链修复，并且可提供最优化补丁效果，无需大量手动干预的情况下，实现最佳扫描链实现效果。
功能一览表
SDFF 选择与转换
将逻辑补丁中的普通 DFF 自动转换为需插入扫描链的合适 SDFF。
扫描链拼接、移除与平衡
将新增的 SDFF 拼接到原始扫描链中，同时移除不必要的 SDFF。根据用户的 DFT 约束来限制链长，以满足测试要求，从而在不增加测试成本的情况下提高测试覆盖率，并适当的减少ECO对后端所造成的影响。
支持高级设计需求
确保在实现扫描链修改的同时遵循设计规则。能够识别多时钟域、多电源域以及避免时间冲突，并采用隔离单元/电平转换单元或锁存器等必要措施进行调整。
物理感知的Metal‑Only ECO 算法
利用 LEF/DEF 提供的物理信息优化扫描链时序。Post-layout ECO 任务的资源选项包括备用单元、门阵列和填充单元。结合物理信息后，可在考虑单元功能和估算线长延迟的前提下，进一步优化扫描链延迟。
多样化设计流程支持
支持多种FFs变更的 ECO 流程，包括 EasylogicECO 流程、第三方 ECO 流程以及手动 ECO 流程。采用标准输入/输出数据格式，实现与主流 ASIC 设计流程的无缝衔接。
命令行脚本操作
基于脚本的操作简单，易于学习和调试。迁移到其他项目时，仅需修改特定脚本字段即可。